Kniha Formal Semantics and Proof Techniques for Optimizing VHDL Models Kothanda Umamageswaran

Formal Semantics and Proof Techniques for Optimizing VHDL Models

Jazyk: Angličtina
Vazba: Pevná
Vydavatel: Springer
Dostupnost: Skladem u dodavatele
Odesíláme za 10-13 dnů
2 286
Written expressly for hardware designers, this book presents a formal model of VHDL clearly specifyi...

Informace o knize

Jazyk
Angličtina
Vazba
Kniha - Pevná
Vydáno
1998
Stránek
158
EAN
9780792383758
ISBN
0792383753
Enbook ID
01397588
Vydavatel
Hmotnost
970
Rozměry
155 x 235 x 15

Kompletní popis

Written expressly for hardware designers, this book presents a formal model of VHDL clearly specifying both the static and dynamic semantics of VHDL. It provides a mathematical framework for representing VHDL constructs and shows how those constructs can be formally manipulated to reason about VHDL.

Mohlo by vás zajímat

American Privateer

George C Richardson
363

"Escape"

Laurie Read
433
174

Asia

Alexis Roumanis
568

Notes from Underground

Fyodor M Dostoevsky
284
371
351
855
2 541
792
2 366

Zákaznicí kteří koupili tuto knihu koupili také

371

Vodní omalovánky - Pohádky

Barbara Wierzchowska
42

Sančo a Jasno na cestách

Vladimír Pospíšil
105
631
309
306

Eleanor & Park

Rainbow Rowell
316